메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터

주제분류

사회과학
경영학 경제학 관광학 교육학 군사학 무역학 문헌정보학 법학 사회과학일반 사회복지학 사회학 신문방송학 심리과학 정치외교학 지리/지역개발학 지역학 행정학
공학
건축공학 공학일반 기계공학 산업공학 자원/재료공학 전자/제어계측공학 전자/정보통신공학 조선/해양공학 컴퓨터학 토목/환경공학 항공우주공학 화학/생물공학
자연과학
물리학 생물학 생활과학 수학/통계학 자연과학일반 전문/지구과학
의약학
간호학 수의학 약학 의학 의학일반 치의학 한의학
인문학
독일어문학 러시아어문학 문학 언어학 역사학 영어문학 인문학일반 일본어문학 종교학/신학 중국어문학 철학 프랑스어문학 한국어문학
예술체육학
건축 디자인 무용 미술 미용 사진 연극 영화 예술체육학일반 음악 의상 체육
농수해양학
농수해양학일반 농학 수산학 식품과학 임학 축산학 해상운송학
복합학
과학기술학/기술정책 뇌/인지과학 여성학 학제간연구

정기구독(개인)

소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.

회원혜택

로그인 회원이 가져갈 수 있는 혜택들을 확인하고 이용하세요.

아카루트

학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.

영문교정

영문 논문 작성에 도움을 드리기 위해, 영문 교정 서비스를
지원하고 있어요.
고객센터 제휴문의

...

저널정보

저자정보

표지
이용수
내서재
0
내서재에 추가
되었습니다. 내서재에서
삭제되었습니다.

내서재에 추가
되었습니다. 내서재에서
삭제되었습니다.

이 논문의 연구 히스토리 (3)

2015

클럭 게이팅 구동신호 기반 상위수준 전력모델의 전력 상태 수 감소
최호석 ,  이준환 전자공학회논문지 2015.09 학술저널
클럭 게이팅 구동신호 기반 상위수준 전력 모델의 전력 상태 수 감소
최호석 컴퓨터공학과 2015 학위논문

2014

클럭 게이팅 구동 신호간 함수 등가성을 이용한 전력상태 수 감소
최호석 ,  이준환 한국통신학회 학술대회논문집 2014.01 학술대회자료

초록·키워드

오류제보하기
본 논문은 클럭 게이팅 구동신호를 이용한 전력 모델링 방법에서 회로에서 나타나지 않는 잉여 전력 상태를 확인함으로써 전력 상태 수를 줄이는 방법을 제안한다. 회로에 나타나지 않는 전력 상태를 확인하기 위해 함수적 종속성과 구조적 종속성을 확인한다. 본 논문에서는 2개의 클럭 게이팅 구동신호 간에 나타나는 함수적 종속성 중 동치 관계, 역관계, 포함 관계만을 다룬다. 구조적 종속성은 클럭 게이팅 셀의 위치적 특성에 의한 종속성을 의미한다. 두 종속성으로 발견한 관계를 이용해 전력 상태의 수를 줄였으며, 감소 후 남은 전력 상태수를 세기위해 이진결정다이어그램을 사용하였다. 함수적 종속성과 구조적 종속성을 이용해 전력 상태 수를 알고리즘 적용 전 대비 평균 59%까지 감소시켰다.

In this paper, we propose to identify redundant power states of high-level power model based on clock gating enable signals(CGENs) using dependencies of Boolean functions and structural dependencies of clock gating cells. Three functional dependencies between two CGENs, namely equvalence, inversion, and inclusion, are used. Functions of CGENs in a circuit are represented by binary decision diagrams (BDDs) and the functional relations are used to reduce the number of power states. The structural dependency appears when a clock gating cell drives another clock gating cells in a circuit. Automatic dependency checking algorithm has been proposed. The experimental results show the average number of power state is reduced by 59%.
#Boolean dependancy #high-level power analysis #binary decision diagram #clock gating #levelization

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 클럭 게이팅
Ⅲ. 본문
Ⅳ. 실험 결과
Ⅴ. 결론
REFERENCES

참고문헌 (18)

참고문헌 신청
[학술대회논문] - C. M. Lee / 2013 / A Basic-block Power Annotation Approach for Fast and Accurate Embedded Software Power Estimation / the International Conference on VLSI : 118 ~ 123 google schola [단행본] - G. Vijin / 2001 / The Computer Engineering Handbook / CRC Press google schola [학위논문] - H. Choi / 2015 / Reduction of the Number of Power States for High-level Power Models based on Clock Gating Signals / Kwangwoon university google schola [학술대회논문] - N.F. Ghohroud / 2014 / Back-annoation of Gate-level Power Properties into System Level Descriptions / ICCC New Circuits and Systems Conference 12th : 237 ~ 240 google schola [학술대회논문] - I. Lee / 2006 / Powervip: Soc power estimation framework at transaction level / Proc. of South Pacific Design Automation Conference : 551 ~ 558 google schola

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

구동신호 제어기법에 의한 부하병렬형 고주파 인버터의 특성비교
이봉섭 ,  원재선 ,  김동희 조명·전기설비학회논문지 2003.01
클럭 게이팅 적용회로의 상위수준 전력 모델링
김종규 ,  이준환 전자공학회논문지 2015.10
충격 감소 및 중력 보상을 위한 이족보행로봇의 무릎-골반 관절 설계
김영민 ,  김용태 전기학회논문지 2015.01

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-569-001978822